用verlog语言编的一个很好的综合实验,特别适合于FPGA/CPLD的初学者

资 源 简 介

相 关 资 源

• 非常经典的verlog hdl 语言学习教程及开发程序开发事例
• 《Verilog HDL Synthsis A practical printer》 J.Bhasher （英文版）
• Verilog数字系统设计教程第二版PDF电子书免费下载
• 用verlog HDL写的电子日历,可以显示年,月,日和时间,具有闹铃的功能
• 用verlog hdl开发的SPI 的源码
• 用verlog语言编的一个很好的综合实验,特别适合于FPGA/CPLD的初学者
• 用verlog语言编的一些基础实验,适合于FPGA/CPLD的初学者。内容包括8位优先编码器
• VHDL 的FFT 1024点源码。既有VHDL 的
• QPSK的VERLOG源码
• NC-Verlog/NC-VHDL/NC-SIM 1.150

您 可 能 感 兴 趣 的

• 基于容错策略的球形机器人控制系统
• 卡特彼勒G3600系列发动机爆燃原因分析
• QJ 2561.15-1993 航天综合信息管理系统指标代码及采集规范 设备指标代码及采集规范
• DB51∕T 1214-2011 猴头菇生产技术规程
• 一个简单的表单的实现
• 一本夏宇闻的著作：从算法设计到硬线逻辑的实现。
• VMC3016L加工中心急停与安全保护功能的设计
• GH∕T 1008-1998 籽棉重杂物分离器
• 铟锡氧化物纳米粉体的制备方法及分散的研究进展
• GB∕T 35682-2017 电网运行控制数据规范

同 类 别 推 荐

• 一个产生RAM的VHDL代码
• 100个简单而使用的以 Quartus软件为基础的 VHDL程序 看看对你会有一定的帮助
• verilog加法器,附加测试文件 可用modelsim 仿真实现
• 16X2液晶显示屏的FPGA显示驱动设计。
• 用QUARTUS编译通过的等精度频率计
• 采用等精度测频原理的频率计的程序与仿真 --文件名：PLJ.vhd。 --功能：4位显示的等精度频率计。
• This is UART Transmitter interface C code Tested on Sparton 3 xilinx FPGA.
• 本程序是为出租车设计的
• 一个使用VHDL设计的具有强大功能的32位CPU
• VHDL写成的8051IP核