资 源 简 介
本书讲述了自20世纪90年代开始在美国和其他先进的工业化国家逐步推广的利用硬件描述语盲（Verilog HDL）建模、仿真和综合的设计复杂数字逻辑电路与系统的方法和技术。书中内容从算法和计算的基本概念出发讲述如何由硬线逻辑电路来实现复杂数字逻辑系统的方法。全书共分4部分。第--部分共8章，即Verlog数字设计基础簫，可作为本科生的入门教材。第二都分共10：章，即设计和验证篱，可作为本科高年级学生或研究生学习数字系统设计的参考书。第三部分为实戢筒，共提供12个上机练习和实验范例。第四部分是语法篇，即Verilog硬件描述语言寥考手册;IEEE Verilog1364 - 2001 标准简介，以反映Verilog 语法的最新变化，可供读者学习、查询之用。
数字信号处理（DSP）系统的研究人员一直在努力寻找各种优化的算法来解央相关的信号处理问题。当他们产生了比较理想的算法思路后，就在计算机上用C语言或其他语言程序来验证该算法，并不断修改以期完善，然后与别的算法作性能比较。在现代通信和计算机系统中，对于DSP算法评价最重要的指标是看它能否满足工程上的需要。面许多工程上的需要都有实时响应的要求，也就是所设计的数字信号处理（DSP）系统必须在限定的时间内，如在几个毫秒（ms）甚至于几个微秒（us）内，对所输入的大量数据完成相当复杂的运算，并输出处理结果。这时如果仅仅使用通用的微处理器，即使是专用于信号处理的微处理器，往往也无法满足实时响应的要求。因此，不得不设计专用的高速硬线逻辑来完成这样的运算。设计这样的有苛刻实时要求的、复杂的高速硬线运算逻辑是一件很有挑战性的工作，即使有了好的算法而没有好的设计工具和方法也很难完成。
近30年来，我国在复杂数字电路设计技术领域与国外的差距越来越大。作为一名在大学讲授专用数字电路与系统设计课程的老师深深感到责任的重大。我个人认为，我国在这-技术领域的落后与大学的课程设置和教学条件有关。因为我们没有及时把国外最先进的设计方法和技术介绍给学生，也没有给他们创造实践的机会。1995 年我受学校的委托，筹建世行贷裁的电路设计自动化（EDA）实验室。通过13年的模索。实践，逐步掌握了利用Verilog HDL设计复杂数字电路的仿真和综合技术。在此期间为航天部等有关单位设计了卫星信道加密用的复杂数字电路，提供给他们经前后仿真验证的Verilog HDL源代码，得到很高的评价。在其后的几年中又为该单位设计了卫星下行信道RS（255，223）编码/解码电路和卫星上行信道BCH（64，56》编码/解码电路，这几个项目已先后通过有关单位的验收。1999 年到2000年期间，又成功地设计了用于小液（Wavelet）图像压缩/解压缩的小波卷积器和改进的零修剪树算法（即SPIHT算法）的RTL级Verilog HDL模型。不但成功地对该模型进行了仿真和综合，而且制成的可重新配置硬线逻辑（采用ALTERA FLEX10K系列CPLD/10/30/50各一片）的PCI 线路板，能完成约2 000条C语句程序才能完成的图像/解压缩算法。运算结果与软件完成的完全一致，而且速度比用微型计算机快得多。2003 年由我协助指导的JPEG2000算法硬线逻辑设计，在清华同行的努力下完成了FPGA验证后并成功地投片，该芯片目前已应用于实时监控系统。近年来我带领的研究生分别为日本某公司、香港科技大学电子系、革新科技公司和神州龙芯集成电路设计公司完成多项设计，其中包括SATA接口、AMBA总线接口、LED控制器和USB控制器等在内的多项IP设计。
