首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > VHDL/FPGA/Verilog > VHDL语言的高频时钟分频模块。一种新的分频器实现方法。

VHDL语言的高频时钟分频模块。一种新的分频器实现方法。

  • 资源大小:49 K
  • 上传时间:2021-04-14
  • 下载次数:0次
  • 浏览次数:21次
  • 资源积分:1积分
  • 标      签: VHDL 语言 分频 模块

资 源 简 介

VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
VIP VIP