首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > VHDL/FPGA/Verilog > 运用always 块设计一个八路数据选择器。要求:每路输入数据与输出数据均为4 位2进制数

运用always 块设计一个八路数据选择器。要求:每路输入数据与输出数据均为4 位2进制数

  • 资源大小:15 K
  • 上传时间:2021-04-01
  • 下载次数:0次
  • 浏览次数:49次
  • 资源积分:1积分
  • 标      签: always 数据选择器 数据 输入

资 源 简 介

运用always 块设计一个八路数据选择器。要求:每路输入数据与输出数据均为4 位2进制数,当选择开关(至少3 位)或输入数据发生变化时,输出数据也相应地变
VIP VIP