首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > VHDL/FPGA/Verilog > full adder设计代码

full adder设计代码

  • 资源大小:5 K
  • 上传时间:2021-06-05
  • 下载次数:0次
  • 浏览次数:73次
  • 资源积分:1积分
  • 标      签: adder full 代码

资 源 简 介

full adder设计代码,verilog 语言描述,通过modelsim 仿真,quartus综合
VIP VIP