资 源 简 介
数字输入和定时
该dac2900数据输入端口接受标准数据位的D9是最显著的编码位（MSB）。该转换器输出支持时钟频率上升对125msps。最好的性能通常会实现有一个对称的占空比写和时钟，但是，占空比可能随时间变化的规格满足。此外，设置和保持时间可以选择在规定范围内。
该dac2900所有数字输入CMOS兼容。逻辑阈值依赖于应用的数字电源电压，使它们被设置为大约一半的电源电压：电压= VD / 2（±20%耐）。的dac2900设计工作与数字电源（VD）的+3.0至5.5V。
两器通道内的dac2900组成两个独立的，10位，并行数据端口。每个DAC通道是由它自己的一套控制写（wrt1，wrt2）（CLK1、CLK2）和时钟输入。在这里，WRT线控制通道输入锁存器和CLK线控制DAC锁存器。数据首先加载到输入锁存器中一个崛起的WRT线边缘。此数据提交给在以下的下降沿的WRT DAC锁存器信号。在下一个上升沿的CLK线，DAC是与新的数据和模拟输出信号将更新发生相应的变化。双锁结构dac2900结果定义的序列的WRT时钟信号，通过参数所表达的。一个正确的时机时观察到时钟的上升沿发生在同一时间时间，或之前的关于信号的上升沿。这条件可以满足连接WRT时钟线一起。请注意，所有规格测量与WRT和时钟线连接在一起。
