资 源 简 介
利用Mentor高层次综合技术快速实现复杂DSP算法摘要：为了满足产品上市时间和功能丰富性的要求，越来越多的先进设计公司开始提高设计的抽象层次进行复杂的DSP硬件设计，从RTL级提高到C/C++，以保持产品的持续领先地位。MentorGraphics的高层次综合工具（Catapult Synthesis）是第一个综合标准的ANSI C++的产品，它可无误地生成针对ASIC/FPGA的高质量RTL代码，且速度比手工编码的快10-20倍。本文以FIR的实现为，利用Catapult Synthesis快速探索不同的设计架构，快速地找到性能、面积和功耗之间折衷的最佳实现方案，使得真正的IP复用成为可能，并以图表方式给出不同约束下的面积、延迟和吞吐率(36、3、1 时钟周期)的性能，同时提供了集成的验证和综合流程，极大地提高了设计效率。
关键词：高层次综合；Catapult Synthesis；验证；IP复用；DSP；吞吐率
