首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > 使用FPGA实现智能函数发生器的设计资料说明

使用FPGA实现智能函数发生器的设计资料说明

  • 资源大小:0.43 MB
  • 上传时间:2021-08-15
  • 下载次数:0次
  • 浏览次数:31次
  • 资源积分:1积分
  • 标      签: 发生器 芯片 fpga

资 源 简 介

一、设计要求   1.设计一个能产生递增、递减斜波,方波,三角波,正弦波,阶梯波智能函数发生器;   2.要求能自主选择输出波形,并能调整输出频率。   二、设计原理   递增、递减斜波是以一定常数递增、递减来产生的。三角波的产生是在输出波形的前半周期内从0 累加到最大值255(8 位),在后半周期从最大值递减到0 来实现的。阶梯波阶梯波是以一定的常数递增的。正弦波的产生原理是基于奈奎斯特采样定律, 先对模拟信号采集,经过量化后存入查表中, 再由相位累加器产生地址, 通过对查表寻址,得到离散化波形序列,最后经过D/A 转换输出模拟波形。方波的产生是在输出波形的前半周期输出低电平, 后半周期输出高电平, 从而得到占空比为50%的方波信号。   通过所设计的智能函数发生器可以得到递增、递减斜波,方波,三角波,正弦波和阶梯波六种波形,这些波形的产生都是通过FPGA的核心芯片,各种运算都在FPGA 中进行,直接输出选择的波形。   三、设计内容与步骤   设计的智能函数发生器就是为了得到得到递增、递减斜波,方波,三角波,正弦波和阶梯波六种波形,可以通过按钮来选择输出波形,并且具有复位的功能。   智能函数发生器总体框图如图1.1 所示;图中输入CLK 为时钟信号,用于调整输出波形的频率;输入RESET 为复位信号;输入SEL[2..0]为选择信号,用于选择输出波形;输出Q 接在D/A 转换的数据端,就可以在D/A 转换器的输出端得到各种不同的函数波形。
VIP VIP