首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 电源技术 > VHDL设计风格和实现

VHDL设计风格和实现

  • 资源大小:0.42 MB
  • 上传时间:2021-08-15
  • 下载次数:0次
  • 浏览次数:19次
  • 资源积分:1积分
  • 标      签: vhdl

资 源 简 介

同步设计:上游数据到下游逻辑单元的传递是通过时钟来同步的。只要能满足时延要求,就可以确保下游逻辑单元能正确采样到上游数据。   异步设计:上游数据发生变化的时机是不确定的,甚至会出现中间态。 下游逻辑对上游数据的采样是不确定的,会发生数据传递的错误。
VIP VIP