采用Verilog HDL语言编写的多功能数字钟

资 源 简 介

相 关 资 源

• 1602静态显示
• 自己编写的串并变换的fpga程序
• Verilog在maxpuls2下开发的电梯控制器的文档（包括代码）
• 基于FPGA的扩频通信芯片设计及应用
• 基于FPGA的红外接收模块
• 用于dspbuilder 可以直接生成vhdl源码
• Verilog 程序
• 一个好用的经过FPGA验证的i2c_slave verilog代码。
• 基于FPGA的LCD1602驱动
• 这是PCM电话传输系统模型的verilog程序,是一个modlesim开发环境下的工程文件,并有波形仿真结果.

您 可 能 感 兴 趣 的

• T∕ZZB 0884-2018 钛及钛合金球阀
• GB 775.2-1987 绝缘子试验方法 第2部分：电气试验方法
• DB32∕T 1696-2011 “能效之星”评价规范
• DB41∕T 1139-2015 灵芝代料栽培技术规程
• 传感器实际应用电路设计-234页-9.8M.pdf
• ASTM A193∕A193M-08
• 膨胀土滑坡成因及其边坡稳定分析方法探讨
• 球阀芯杆
• 关于SQL SERVER 的加密和解密包
• LS∕T 3607-1992 辊式颗粒破碎机

同 类 别 推 荐

• 不同于网上的四层电梯
• verilog语言的北大教材。PPT格式
• vhdl语言编写的一个秒表源码
• 多路选择器 verilog CPLD EPM1270 源代码
• 以QAM系统设计为例——介绍在FPGA中实现DSP算法
• 风格非常好 一六位计数器 无密码 质量很高
• VHDL function for calculate USB Token CRC
• Verilog for SPI Core source code
• GAL16V8反汇编源程序JED2ABEL.C 把jec汇编成abel文件
• 反余弦变换编码的verilog算法