反余弦变换编码的verilog算法

资 源 简 介

相 关 资 源

• 这个手册将向你介绍使用NC-Verilog simulator和SimVision。
• Color space converter in Verilog HDL
• LFSR代码自动生成工具v1.20 beta
• 基于FPGA的PID控制器研究与实现
• jtag的verilog 代码 包含boundary ce
• 以verilog HDL 语言编写的一首歌曲
• 键扫描 处理程序 verilog 使用时钟为50Hz // 低电平为按下,高电平为断开 // 输出状态,1为键入,0为无键
• 基于FPGA的以太网MAC控制器的设计与实现
• 用verilog编写的4位ALU
• altera fpga verilog 设计的基于查找表的DCT程序及zigzag扫描程序

您 可 能 感 兴 趣 的

• 地球本身在空间中的位置是不断变化的
• ASTM D140 D140M-09 沥青材料的抽样标准实施规程
• GB∕T 8163-2008 输送流体用无缝钢管
• 层状岩体中隧道稳定性数值分析
• 基于FPGA的实时电子稳像
• 多孔玻璃表面原位水热合成b轴取向MFI型分子筛膜
• DBJ41∕T 193-2018 河南省成品住宅施工图设计文件审查标准
• 建设大王滩湿地公园的必要性和可行性分析
• BS EN 50155-2001 中文版 铁路应用—机车车辆上使用的电子设备
• ucosii 在51上的移植范例

同 类 别 推 荐

• ip_51core VHDL ALTERA Cyclone II
• Virtex&#8482 -5 系列提供 FPGA 市场中最新最强大的功能。Virtex-5 系列采用第二代 ASMBL&#8482 （高级硅片组合模块）列式架构
• 一个关于vhdl语言的参考资料,内容很丰富
• 基于vhdl的键盘输入,学校的作业
• VHDL的试验教程
• 给出了一个简单明了描述状态机的方法,可以学到怎样用vhdl描述状态机
• 交通灯信号的ｆｐｇａ实现。通过ｖｅｒｉｌｏｇ语言编程
• 浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计
• FIR filter basic verilog code for implementation
• matlab下