首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > VHDL/FPGA/Verilog > 用StateCAD设计一个“串进并出的加法器”状态机

用StateCAD设计一个“串进并出的加法器”状态机

  • 资源大小:14 K
  • 上传时间:2021-04-10
  • 下载次数:0次
  • 浏览次数:29次
  • 资源积分:1积分
  • 标      签: StateCAD 加法器 状态

资 源 简 介

用StateCAD设计一个“串进并出的加法器”状态机,并使用StateCAD测试激励生成器设计测试激励,验证该状态机,掌握完整的StateCAD设计流程.
VIP VIP