首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 电源技术 > HEVC中CABAC解码器的硬件设计与实现

HEVC中CABAC解码器的硬件设计与实现

  • 资源大小:1.16 MB
  • 上传时间:2022-01-03
  • 下载次数:0次
  • 浏览次数:36次
  • 资源积分:1积分
  • 标      签: CABAC HEV 解码器

资 源 简 介

随着高清视频应用日益增加,对视频压缩性能提出了更高的要求。因此,2010年4月国际电信联盟电信标准化部门(IUT-T)的视频编码专家组(VCEG)和国际标准化组织(ISO)的动态图像专家组(MPEC)组建视频编码联合组(JCT-VC),联手制定了新一代视频编码标准HEVC。HEVC采用CABAC的熵编码方式,获得了高的压缩效率,但实现结构复杂,诸多的迭代运算,加上各级之间的相关特性使其很难并行化,在硬件实现上占用较多的面积并且速度较慢。   文中设计了一个高性能的CABAC解码器,通过对单周期解码1bit的结构进行改进,优化了面积和关键路径等特性,提高了解码性能。该设计采用Verilog HDL进行建模和仿真,并利用Synopsys公司的相关T具进行了面积和时序分析。
VIP VIP