资 源 简 介
一、回答问题1、叙述摩尔定律；答：不断提高产品的性能价格比是微电子技术发展的动力，集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小2倍，这就是摩尔定律2、简述门阵列与FPGA异同；答：FPGA是现场可编程门阵列。3、画图说明FPGA的开发流程；4、解释在FPGA设计过程中“库”的作用；答：Verilog设计文件中所有模块和UDPs（用户定义元语）必须被编译到一个或多个设计库中。Modelsim系统中设计中设计库含有以下信息：可重指定执行代码，调整信息和从属信息等。该库设计分为两类：一类是资源库，另一类是工作库。资源库是一个典型的静态库，用于存储第三方提供的已编译好的参考设计，可用作设计源文件的一部分。用户可以创建自己的资源库，也可以直接使用其他设计组或第三方（如器件厂家）提供的资源库。设计库是一个目录或存档文件，用于存储当前设计单元的编译结果，当更新设计并冲编译时，工作库内容即被修改。工作库中设计单元的编译结果，当更新设计并重编译时，工作库内容即被修改。工作库中的设计单元由Verilog模块、UDPs和SystemC模块等组成。默认情况下，设计库以目录的结构来存储，其内的每个设计单元存储为一个子目录，也可以使用vlib命令的-archive参数创建存档文件，将设计库配置成一个存档文件方式。5、FPGA器件中专用时钟引脚的作用是什么；与其它引脚的区别是什么；答：引入外部全局时钟，其与每一个LE或CLB相连。6、为什么芯片的功耗与信号的翻转率（高低电平转换的次数）有关；答：高低电平转换的次数和电容的充放电的次数有关，在电压一定的时候，电容的充放电与充电电流有关，而电流的大小与芯片的功耗有关，所以，芯片的功耗与信号的翻转率。7、什么叫综合；答：综合实际上是根据设计功能和实现核设计的约束条件（如面积、速度、功耗和成本等），将设计描述（如HDL文件、原理图等）变换成满足要求的电路设计方案，该方案必须同时满足预期功能和约束条件。
