首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > 实现USB2.0接口控制的VHDL源代码

实现USB2.0接口控制的VHDL源代码

资 源 简 介

USB2.0接口,opencore提供,仅供参考 This file describes the current status of the checked in HDL code. set design_files {usbf_crc5 usbf_crc16 usbf_mem_arb usbf_ep_rf usbf_pa usbf_ep_rf_dummy usbf_pd usbf_rf usbf_utmi_ls usbf_utmi_if usbf_idma usbf_pe usbf_wb usbf_pl usbf_top} set design_name usbf_top set acTIve_design usbf_top # Next Statement defines all clocks and resets in the design set special_net {rst_i clk_i phy_clk} # Source Directory set hdl_src_dir ../../rtl/verilog/ 更多usb3.0与usb2.0内容请访问http://elecfans.com/zhuanti/usb3.0.html?1323061461
VIP VIP