资 源 简 介
VHDL 数位电子钟在这个数位电子钟我们使用可支持VHDL 格式的MAX+plusII 软件开发工具来做设计，利用VHDL 硬件描述语言的方式，将一个复杂的电路写成一颗IC，有错误也不用像以前那样一次一次的慢慢修改，我们在软件上就可以将修改电路，而且MAX+plusII 中的仿真功能可为设计进行除错与验证，能确保我们的设计与实作之间的正确性。而且用VHDL 设计电路时可以不必熟记或翻阅各种电子组件逻辑及其规格的书籍，亦不必使电子电路局限在使用呆板的组件或零件组合成数位电子电路。使用VHDL 作数位电路设计，只需依据标准的VHDL 语言规范，描述复杂的电路系统，再用一般软件的模块化观念，描述数位系统的规格及功能，接着利用软件(可在PC或工作站上执行)将所写的VHDL 编译合成电子电路，可以节省人工将传统电子元件拼凑成电路的时间。关键词: MAX+plusII、VHDL、硬件描述语言
