资 源 简 介
XilinxLogiCOREIP块内存生成器（BMG）内核是一种高级内存构造函数，它使用XilinxFPGAs中的嵌入式块RAM资源生成区域和性能优化的内存。BMG核心支持本机和AXI4接口。BMG核心的AXI4接口配置源于本机接口BMG配置，并为核心添加了一个行业标准的总线协议接口。有两种AXI4接口样式：AXI4和AXI4Lite。块内存生成器核心使用Xilinxfpga中的嵌入式块内存原语，将单个原语的功能和功能扩展到任意宽度和深度的存储器。块内存生成器核心内的复杂算法产生优化的解决方案，为各种配置的存储器提供方便的访问。这个核心有两个完全独立的端口来访问共享内存空间。A和B端口都有一个写和读接口。在超尺度上™Zynq®-7000和7系列FPGA架构，四个接口中的每一个都可以唯一地配置不同的数据宽度。当不使用所有四个接口时，可以选择简化的内存配置（例如，单端口内存或简单的双端口内存），以降低FPGA资源利用率。
