资 源 简 介
波形发生器设计论文:本系统主要以单片机为控制核心，由可编程逻辑器件（CPLD）模块、键盘输入模块、LED显示模块、双口RAMIDT7132、DA转换输出、rom、巴特沃斯有源低通滤波器等部件组成。采用DDFS技术，该系统具有较宽频率带、步进值小和频率精度高等特点。一、方案比较与论正1、单片机实现。此种方案的优点是：系统设计简单，利用单片机的计算能力可以灵活的实现题目中关于波形叠加的要求。缺点是单片机负担过重，计算、控制、寻址全部由单片机完成，造成单片机资源紧张，以至于整个系统不能顺畅工作。并且单片机寻址的速度较慢，达不到题目中高频扩展的要求。2、单片机与 CPLD 实现。此种方案中，单片机作为主控芯片，使得对外设的控制和波形编辑简单易行。CPLD 主要完成寻址，寻址时采用了 DDFS ，较好的满足了题目中对于高频扩展及频率精确步进的要求。本设计采用此种方案。二、系统设计1、单片机部分单片机作为系统的主控芯片，首先从键盘获得波形编辑的信息。之后，从 rom 中读出预先存储的基本波形（共 1024 个点），按照波形的信息进行计算叠加。将叠加之后的结果存储到双口 ram7132中（共 1024 个点），等待 CPLD 读取。将频率，幅度控制字发送到 CPLD ，以上完成了一个初始化过程。波形发生过程中，单片机只负责控制显示部分。单片机与 CPLD 通讯是设计是到虑最多的问题，如采用串行通讯可以节省 IO 资源，但由于双时钟的互相影响次种通信方式不稳定。最后采用单片机寻址方式与 CPLD 进行通讯，单片机向一个特定的地址( 0C00 )写数据，此地址便作为 CPLD 的地址。此种通讯方案稳定可靠，且充分利用了单片机的地址资源。单片机软件设计流程图：
