资 源 简 介
Tsu/Tco在QuartusII的报告中有两种不同含义。1.片内的Tsu/Tco是指前级触发器的Tco和后级触发器的Tsu，一般来说都是几百ps级别的。可以通过“ListPaths”命令查看。这里的Tsu/Tco主要由器件工艺决定，工作时在受到温度，电压的影响略有变化。2.管脚上的Tsu/Tco它是保证系统Famx重要的TIming元素（如下图示）。比如：两个芯片之间工作在100MHZ，因为100M的周期为10ns，（现忽略PCB走线的延迟），如果某信号对FPGA来说是输入，那么前级芯片的Tco加上FPGA的Tsu就不能够超过10ns.如果某信号对于FPGA来说是输出，那么FPGA的Tco加上后级芯片的Tsu也不能够超过10ns.只有这样，才能够保证片间通信正常。因此对FPGA的管脚进行适当的Tco/Tsu的时序约束，是至关重要的TIming设计技巧。管脚上的Tsu/Tco分为以下三个部分。1）IOE走线的延迟。这个延迟在管脚的Tsu/Tco延迟中占有相当的比例，Altera的器件为了降低Tsu/Tco在IOE上的延迟，专门在IOE中设置了两种类型的触发器，即：FasTInputRegister（FPGA的管脚为输入时，优化Tsu），FastOutputRegister（FPGA的管脚为输出时，用于优化Tco）2）内部逻辑走线的延迟。在Altera的FPGA中，由若干个基本资源LE构成一个LAB，比如：StraTIxGx是10个LE组成一个LAB.LAB横向和纵向排列形成阵列。在FPGA中，以LAB为基本单元，根据走线长度的不同，分为C4（表示横跨4个LAB的走线资源），C8，C16，R4，R8，16，R24等不同的走线资源，不同的器件支持不同的走线资源。3）触发器的Tsu/Tco的需求，这里的Tsu/Tco，这是由器件工艺决定的，最小的Tsu/Tco的要求。在实际的工作环境中，受温度，电压的变化有微小的变化.
