首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > Verilog HDL硬件描述语言_门电平模型化

Verilog HDL硬件描述语言_门电平模型化

  • 资源大小:314KB
  • 上传时间:2021-08-31
  • 下载次数:0次
  • 浏览次数:14次
  • 资源积分:1积分
  • 标      签: 门级电路 Verilog HDL 建模

资 源 简 介

本章讲述Verilog HDL为门级电路建模的能力,包括可以使用的内置基本门和如何使用它们来进行硬件描述。verilog相关教程材料,有兴趣的同学可以下载学习。
VIP VIP