首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > Verilog教程之仿真验证与Testbench编写

Verilog教程之仿真验证与Testbench编写

  • 资源大小:44.45 MB
  • 上传时间:2021-08-22
  • 下载次数:0次
  • 浏览次数:29次
  • 资源积分:1积分
  • 标      签: Verilog 仿真 测试测量

资 源 简 介

仿真,也叫模拟,是通过使用EDA仿真工具,通过输入测试信号,比对输出信号(波形、文本或者VCD文件)和期望值,来确认是否得到与期望所一致的正确的设计结果,验证设计的正确性。验证是一个证明设计思路如何实现,保证设计在功能上正确的一个过程。验证在VerilogHDL设计的整个流程中分为4个阶段阶段1:功能验证阶段2:综合后验证;阶段3:时序验证;阶段4:板级验证
VIP VIP