首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > 基于ASIC/SoC的UART核的设计

基于ASIC/SoC的UART核的设计

  • 资源大小:225
  • 上传时间:2021-08-02
  • 下载次数:0次
  • 浏览次数:32次
  • 资源积分:1积分
  • 标      签: SOC ASIC

资 源 简 介

基于ASIC/SoC的UART核的设计 摘要:本文描述了通用异步收发机UART(Universal Asynchronous Receive Transmitter)核的一种优化设计实现的设计流程。通过采用划分功能模块使结构直观清晰并且简化了设计流程。该UART 核采用VerilogHDL 语言描述其功能,对RTL 级实现优化,解决了多时钟、亚稳态和毛刺等问题。用SYNOPSYS 软件仿真、验证和综合、优化生成的IP(Intellectual Property)核可以很方便地嵌入到ASIC/SoC 设计中。关键词:UART,SoC,VerilogHDL 语言,验证与综合
VIP VIP