首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > 半导体芯片封装导线架脱层之研究

半导体芯片封装导线架脱层之研究

  • 资源大小:333
  • 上传时间:2021-07-30
  • 下载次数:0次
  • 浏览次数:28次
  • 资源积分:1积分
  • 标      签: 封装

资 源 简 介

半导体芯片封装导线架脱层之研究Study on DelaminaTIon of Bottom Paddles ofLead Frames for Semiconductor Packaging本研究主要针对铜导线架晶座底层(Bottom paddle)与胶饼(Epoxymolding compound , EMC)间所产生的脱层(DelaminaTIon)现象作研究。将实验分为两组,一组为只经历黏晶粒与烘烤制程(Die attachment andepoxy curing);另一组为仅经焊线制程(Wire bonding),而后进行封装(Molding)及封装后烘烤(Post molding cure, PMC)等后续一连串制程;最后藉由扫描式超音波显微镜(C-Mode Scanning AcousTIc Microscope,C-SAM)及电子扫描显微镜(Scanning Electron Microscopy, SEM)等仪器,来辅助判断是否会发生导线架底座与胶饼间的脱层现象。而结果显示:1.黏晶粒与烘烤制程比较于仅有焊线制程,较易有发生导线架晶座底层脱层的危机。2.可得较佳的烘烤制程参数,其温度范围约在160 至 190°C 间,如果在低于160 或高于190°C,将可能会发生脱层现象。3.烤箱中有或无氮气的充填,对银胶的固化有绝对的影响,但不一定会产生导线架晶座底层的脱层。依现行导线架的IC 封装模式制程中,脱层在IC 封装中是一种重大的质量异常现象,且对产品本身的可靠性(Reliability)有绝对关键因素。
VIP VIP