首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > 如何使用FPGA实现高吞吐量低存储量的LDPC码译码器

如何使用FPGA实现高吞吐量低存储量的LDPC码译码器

  • 资源大小:0.45 MB
  • 上传时间:2021-07-23
  • 下载次数:0次
  • 浏览次数:40次
  • 资源积分:1积分
  • 标      签: 译码器 存储器 fpga

资 源 简 介

针对一类规则(r,c)-LDPC(low-densityparitycheck)码,提出了一种基于Turbo译码算法的高吞吐量存储器效率译码器。与传统的和积译码算法相比,Turbo译码算法对多个分组进行并行译码,每个分组采用并行结构进行译码,具有更快的收敛速度和更少的存储空间。为了对一个具有并行结构的数据包进行解码,首先将LDC码分为若干个超码。然后用并行BCJR算法对每个超码进行解码。为了进一步简化算法的内部结构和复杂度,提出了一种改进的陪集算法。基于AlteraStraTIxEP1S25FPGA器件,开发了一种包含15个并行译码器的FPGA芯片,用于长度为1600的规则(r,c)-LDPC码,可并行解码3个数据包,通过20次解码迭代可达到50Mbit/s的吞吐量。
VIP VIP