首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > quartus__用原理图输入法设计八位全加器实验

quartus__用原理图输入法设计八位全加器实验

  • 资源大小:115
  • 上传时间:2021-07-20
  • 下载次数:0次
  • 浏览次数:29次
  • 资源积分:1积分
  • 标      签: 原理 quartus

资 源 简 介

一 实验目的 熟悉利用Quartus II 的原理图输入方法设计简单组合电路,掌握层次化设计的方法,并通过一个8位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。 二 实验原理 一个8位全加器可以由8个一位全加器构成,加法器间的进位可以串行方式实现,即将低位加法器的进位输出 cout 与相邻的高位加法器的最低进位输入信号 cin 相接。而1位全加器可以按照5.4节介绍的方法来完成。   三 实验内容 1:完成半加器和全加器的设计,包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试,并将此全加器电路设计成一个硬件符号入库。键1、键2、键3(PIO0/1/2)分别接ain、bin、cin;发光管D2、D1(PIO9/8)分别接sum和cout。
VIP VIP