资 源 简 介
本文档的主要内容详细介绍的是VHDL硬件描述语言入门教程资料免费下载包括了：1. VHDL语言基础，2. VHDL基本结构，3. VHDL语句，4. 状态机在VHDL中的实现，5. 常用电路VHDL程序，6. VHDL仿真，7. VHDL综合
HDL----Hardware Description Language
一种用于描述数字电路的功能或行为的语言。目的是提为电路设计效率，缩短设计周期，减小设计成本，可在芯片制造前进行有效的仿真和错误检测。
优点：
HDL设计的电路能获得非常抽象级的描述。如基于RTL（Register Transfer Level）描述的IC，可用于不同的工艺。
HDL设计的电路，在设计的前期，就可以完成电路的功能级的验证。
HDL设计的电路类似于计算机编程。
VHDL 概述：
VHDL VHSIC Hardwarter DescripTIon Language
VHSIC Very High speed integrated circuit
VHDL是美国国防部在20世纪80年代初为实现其高速集成电路硬件VHSIC计划提出的描述语言;
IEEE从1986年开始致力于VHDL标准化工作，融合了其它ASIC芯片制造商开发的硬件描述语言的优点，于93年形成了标准版本（IEEE.std_1164）。
1995年，我国国家技术监督局推荐VHDL做为电子设计自动化硬件描述语言的国家标准。
VHDL优点：
覆盖面广，系统硬件描述能力强，是一个多层次的硬件描述语言;
VHDL语言具有良好的可读性，既可以被计算机接受，也容易被人们所理解;
VHDL语言可以与工艺无关编程;
VHDL语言已做为一种IEEE的工业标准，便于使用、交流和推广。
VHDL语言的不足之处：
设计的最终实现取决于针对目标器件的编程器，工具的不同会导致综合质量不一样。
