首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > FPGA视频教程之SF-EP1C开发板基于FIFO的串口发送机设计实验的说明

FPGA视频教程之SF-EP1C开发板基于FIFO的串口发送机设计实验的说明

  • 资源大小:0.00 MB
  • 上传时间:2021-07-15
  • 下载次数:0次
  • 浏览次数:29次
  • 资源积分:1积分
  • 标      签: 发送器 fifo fpga

资 源 简 介

该实验主要实现一个串口发送器功能,该发送器的数据是从FIF0中读取的。也就是说,只要FIF0中有数据,串口发送器就会启动,将数据发送出去。 如图5. 60所示,该串口发送器由三个模块组成。datagene 模块每ls产生16个字节递增的数据,这些数据将会写入fifo232中例化的一个256字节大小的FIF0中。一旦检测到FIF0中有数据,uart. _ctrl 模块就会将FIF0中的数据读出并通过串口发送出去。大家可以用串口线连接SF-EP1C板和PC机,通过串口调试助手查看收到的数据是否是一组不停递增的数据。
VIP VIP