首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > 如何使用FPGA设计与实现一种全数字BPSK解调器

如何使用FPGA设计与实现一种全数字BPSK解调器

  • 资源大小:0.34 MB
  • 上传时间:2021-07-04
  • 下载次数:0次
  • 浏览次数:36次
  • 资源积分:1积分
  • 标      签: BPSK 解调器 fpga

资 源 简 介

介绍一种全数字BPSK 解调器的设计及FPGA 实现。该解调器采用前向开环的结构实现载波同步,与传统的闭环反馈结构相比,该解调器具有同步速度快,载波频差估计范围大等优点,尤其适合用于突发数字通信系统。测试结果表明,该解调器频差估计范围很大,可以达到符号速率的20%,抗噪声性能非常好,解调性能与理论值相比,损失小于0.5dB。   突发通信在卫星通信中应用较为广泛,这类信号的特点是随机发生,且持续时间较短,为了保证能够在短时间内捕获到信号, 需要选择合适的解调算法。传统的解调器一般采用闭环算法, 但是闭环算法一般需较长捕获时间才能实现同步。近年来,开环算法开始被用载波同步, 这类算法能够快速实现同步,比较适合突发通信。   本文的目的是设计一个在FPGA 上实现的适用于突发通信的全数字BPSK 解调器,传输码速率Rs 为7.8125bps,载波频率fc 为8khz,要求能够忍受的最大载波频率不准确度为2 10 4 c × − f ,当 Eb/No=8dB 时,误码率不大于 10-3。 .
VIP VIP