首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > 74LS192中文资料pdf

74LS192中文资料pdf

  • 资源大小:333
  • 上传时间:2021-06-22
  • 下载次数:0次
  • 浏览次数:55次
  • 资源积分:1积分
  • 标      签: 74

资 源 简 介

十进制同步加/减计数器(双时钟) 54192/7419254LS192/74LS192逻辑符号简要说明:192 为 可 预 置 的 十 进 制 同 步 加 / 减 计 数 器 , 共 有54192/74192,54LS192/74LS192 两种线路结构形式。其主要电特性的典型值如下:型号 fc PD54192/74192 32MHz 325mW54LS192/74LS192 32MHz 95mW192 的清除端是异步的。当清除端(MR)为高电平时,不管时钟端(CPD、CPU)状态如何,即可完成清除功能。192 的预置是异步的。当置入控制端(P__L_)为低电平时,不管时钟CP的状态如何,输出端(Q0~Q3)即可预置成与数据输入端(P0~P3)相一致的状态。192 的计数是同步的,靠CPD、CPU同时加在 4 个触发器上而实现。在CPD、CPU上升沿作用下Q0~Q3 同时变化,从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用CPD或CPU,此时另一个时钟应为高电平。当计数上溢出时,进位输出端(T__C_U)输出一个低电平脉冲,其宽度为CPU低电平部分的低电平脉冲;当计数下溢出时,错位输出端(T__C_D)输出一个低电平脉冲,其宽度为CPD低电平部分的低电平脉冲。当把T__C_D和T__C_U分别连接后一级的CPD、CPU,即可进行级联。
VIP VIP