资 源 简 介
隨著嵌入式開發平台(EmbeddedDevelopmentPlatform)的工作時脈越來越高，因此高速電路(High-Speed)需求比例越來越重要，而訊號在高速電路中傳輸時會因在訊號完整性(SI,SignalIntegrity)以及電磁干擾(EMI,ElectromagneticDisturbance)上遇到相當重要的問題，而這些問題的產生，會導致系統上的錯誤，因此本文研究在高速電路前提下設計符合嵌入式開發平台，做訊號完整性和電磁干擾模擬與佈局。該嵌入式開發平台選用AlteraCycloneIIIEP3C40F780晶片搭載MicronMT47H32M16HR的512MBDDR2晶片，使用CadenceAllegroPCBDesign16.3佈局軟體，CadenceAllegroPCBSI16.3，其中依據Altera與Micron提供的IBISModels晶片參數進行訊號模擬，之後使用NECEMIStream來檢測EMI規範，藉此輔助佈局設計規範，作為改善高速PCB板設計信號完整性與EMI的重要研究依據。
