(1)具有时、分、秒计数显示功能

资 源 简 介

相 关 资 源

• 多元金属硫化物催化剂及光催化分解硫化氢的研究进展
• 用高分辨率声波与地震资料描述碳酸盐岩性质
• 分组传送体制下的时钟特性
• 中原城市群建筑色彩探索与分析﹢——以河南省郑州市为例
• 控位滑行航行器的运动分析与弹道仿真
• 对一个匿名多接收者签密方案的安全性分析与改进
• 西北太平洋船载海面风速脉动资料校正及湍流特征分析-
• 优质三黄鸡粤黄882早期生长发育规律观测分析
• 受电弓作用下接触网动态响应分析
• QJ 2731.1-1995 航天产品质量与可靠性信息分类与代码 总则

您 可 能 感 兴 趣 的

• 基于非均匀采样谱分析的多普勒解模糊处理
• 低信噪比环境下WCDMA小区搜索的FPGA实现
• 一种面向循环经济的先进制造模式-再制造
• 溶析结晶法提纯龙脑的热力学研究
• 企业网络信息工作的发展现状分析
• 这是本人最初练习ajax时的小程序,是用ＪＳＰ写的
• 这个是代码统计器
• javascript通常用于制作网页特效
• 精密级进模多步冲裁中端子件偏摆的研究
• TB∕T 2075.10-2010 电气化铁路接触网零部件 第10部分：线岔

同 类 别 推 荐

• 占空比1：1的通用分频模块
• an up down counter in verilog
• 60进制减法 相比较 代码效率高 可以进行级联
• it is a verilog code written for MAX1886 ADC interin modelsim simulator and it will synthesize in x
• 一种基于VHDL的电子密码锁论文设计
• VHDL的重要PPT资料,对初学者非常有益处
• quartusii使用教程 quartusii使用教程
• ＦＰＧＡ实现数字滤波器
• 编码实验Your use of Altera Corporation s design tools, logic functions and other software and tools, a
• 带自适应波特率发生器UART实现