首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > VHDL/FPGA/Verilog > &#61548 系统设置一个两位BCD码倒计时计数器(计数脉冲1HZ)

&#61548 系统设置一个两位BCD码倒计时计数器(计数脉冲1HZ)

  • 资源大小:2 K
  • 上传时间:2021-04-25
  • 下载次数:0次
  • 浏览次数:118次
  • 资源积分:1积分
  • 标      签: 61548 1HZ BCD 系统设置

资 源 简 介

 系统设置一个两位BCD码倒计时计数器(计数脉冲1HZ),用于记录各状态持续时间;  因为各状态持续时间不一致,所以上述计数器应置入不同的预置数;  倒计时计数值输出至二个数码管显示;  程序共设置4个进程: ① 进程P1、P2和P3构成两个带有预置数功能的十进制计数器,其中P1和P3分别为个位和十位计数器,P2产生个位向十位的进位信号; ② P4是状态寄存器,控制状态的转换,并输出6盏交通灯的控制信号
VIP VIP