首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > VHDL/Verilog/EDA源码 > 基于vhdl的移位寄存器设计

基于vhdl的移位寄存器设计

  • 资源大小:1 K
  • 上传时间:2021-04-18
  • 下载次数:0次
  • 浏览次数:29次
  • 资源积分:1积分
  • 标      签: vhdl 移位寄存器

资 源 简 介

16位带有并行预置功能的右移移位寄存器,CLK1是时钟信号, LOAD是并行数据使能信号,QB是串行输出端口
VIP VIP