首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > VHDL/FPGA/Verilog > 用VHDL语言实现8位十进制计数器的设计

用VHDL语言实现8位十进制计数器的设计

  • 资源大小:54 K
  • 上传时间:2021-04-18
  • 下载次数:0次
  • 浏览次数:29次
  • 资源积分:1积分
  • 标      签: 语言 十进制计数器

资 源 简 介

用VHDL语言实现8位十进制计数器的设计,计数结果用实验板上8个数码管显示
VIP VIP