首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > VHDL/FPGA/Verilog > Verilog HDL编写的四位数码管动态显示程序,外围电路用CPLD来实现

Verilog HDL编写的四位数码管动态显示程序,外围电路用CPLD来实现

  • 资源大小:2 K
  • 上传时间:2021-04-15
  • 下载次数:0次
  • 浏览次数:39次
  • 资源积分:1积分
  • 标      签: Verilog CPLD HDL 编写

资 源 简 介

Verilog HDL编写的四位数码管动态显示程序,外围电路用CPLD来实现
VIP VIP