vhdl 十进制加法计数器设计 已经调试成功

资 源 简 介

相 关 资 源

• 数字式π/4-DQPSK调制解调研究与FPGA实现
• 目前市面上比较流行的can协议vhdl控制器
• 基于VHDL语言的参数化设计方法
• VHDL版的C51核(MC8051)
• 用于视频图像编码的8×8DCT变换
• 不同于网上的四层电梯
• 本程序是用VHDL语言编写的
• cpld的入门交流：CPLD的跑馬燈一个简易型cpld试验电路用VHDL语言
• vhdl 语言实例
• 伪随机序列发生器的FPGA设计与实现

您 可 能 感 兴 趣 的

• 一种参比电容传感器接口电路设计及性能评估
• PIC单片机I2C接口（硬件模块和软件模拟）PCF8583实例
• 谐振串联型开关电容DC／DC变换器
• JY∕T 0389-2007 道尔顿板
• 常见水工混凝土质量缺陷成因分析及预防处理
• 应用VB编程实现气象资料的自动统计及风向玫瑰图的绘制
• MSP430经典讲解
• 风电场主变压器差动保护误动作原因分析及处理
• GSM-R电磁干扰及测试问题研究
• 厚软覆盖层场地地震反应分析方法研究

同 类 别 推 荐

• verilog spi file with testbench
• 该代码用硬件描述语言Verilog系统地描述了I2C总线接口的位比特主控转换模型。对学习FPGA和I2C总线接口有极大地帮助。
• CPLD制作的BCD译码器软件,包含源代码等
• 一个三阶梳妆滤波器（CIC）的vhdl的源码
• vhdl实现对模数转换芯片adc0832的控制,程序采用的是状态编码输出.
• Verilog HDL编写的总线功能模型
• 三相直接数字频率合成器dds的VHDL源码
• 风格非常好 一六位计数器 无密码 质量很高
• SRAM 视频采集测试程序 读写时序控制 为解决时钟切换而做的测试程序
• VHDL源代码100例（1）带有目录！请仔细查看！