首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > VHDL/FPGA/Verilog > 实现开漏输出的并口

实现开漏输出的并口

  • 资源大小:3 K
  • 上传时间:2021-04-12
  • 下载次数:0次
  • 浏览次数:35次
  • 资源积分:1积分
  • 标      签: 开漏输出 并口

资 源 简 介

实现开漏输出的并口,支持3.3V或5V,支持FPGA 的PS 配置功能。8位配置数据 自动移位输出,输入时钟24MHz,产生1MHz配置时钟。8位CPU数据总线接口, 11位地址总线。支持IO 的置位清除功能。
VIP VIP