首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > VHDL/FPGA/Verilog > 以LVDS设计为例学习ISE中的时序分析以及低层布局器的使用方法 在底层布局器中对LVDS管脚进行约束的方法

以LVDS设计为例学习ISE中的时序分析以及低层布局器的使用方法 在底层布局器中对LVDS管脚进行约束的方法

  • 资源大小:127 K
  • 上传时间:2021-04-09
  • 下载次数:0次
  • 浏览次数:62次
  • 资源积分:1积分
  • 标      签: LVDS ISE 布局 时序分析

资 源 简 介

以LVDS设计为例学习ISE中的时序分析以及低层布局器的使用方法 在底层布局器中对LVDS管脚进行约束的方法,底层布局器设计流程,底层布局器中的位置约束,时序分析器的使用方法,时序改进向导的使用等.
VIP VIP