资 源 简 介
数字信号处理（DSP）系统的研究人员一直在努力寻找各种优化的算法来解决相关的信号处理问题。当他们产生了比较理想的算法思路后，就在计算机上用C语言或其他语言程序来验证该算法，并不断修改以期完善，然后与别的算法作性能比较。在现代通信和计算机系统中，对于DSP算法评价最重要的指标是看它能否满足工程上的需要。而许多工程上的需要都有实时响应的要求，也就是说应需要数字信号处理（DSP）系统在限定的时间内，如在几个ms甚至于几个μs内，对所输入的大量数据完成相当复杂的运算，并输出结果。这时如果我们仅仅使用通用的微处理器，即使是专用于信号处理的傲处理器，往往也无法满足实时响应的要求。因此，不得不设计专用的高速硬线逻辑来完成这样的运算。设计这样的有苛刻实时要求的复杂的高速硬线运算逻辑是一件很有挑战性的工作，即使有了好的算法而没有好的设计工具和方法也很难完成。近30年来，我国在复杂数字电路设计技术领域与国外的差距越来越大。作为一名在大学讲授专用数字电路与系统设计课程的老师深深感到自己身上责任的重大。我个人觉得我国在这一技术领域的落后与大学的课程设量和教学条件有关。因为我们没有及时把国外最先进的设计技术介绍给学生，也没有给他们创造实践的机会。1995年我受学校和系领导的委托，筹建世行贷救的电路设计自动化（EDA实验室。通过近10年的摸索、实践，我们逐步掌握了利用VerilogHDL设计复杂数宇电路的仿真和综合技术。在此期间我们为航天部等有关单位设计了13万门卫星信道加密用的复杂数字电路，提供给他们经前后仿真验证的Veriloghdl源代码，得到很高的评价。在其后的几年中又为该单位设计了10万门卫星下行信道RS（255，23）编码/解码电路和3万门卫星上行信道BCH（64，5）编码/解码路，这几个项目已先后通过有关单位的验收。1999年~2000年期间，我们也为自已的科研项目——小波（Wavelet）图像压缩，成功地设计了小波卷积器和改进的零修剪树算法（即SPIHT算法）的RTL级Veriloghdl模型，不但成功地对该模型进行了仿真和綜合，而且制成的可重新配置硬线逻辑（采用ALTERAFLEX0K系列CPLD/10/30/50各一片）的PCI线路板，能完成约200条C语句的程序才能完成的图像/解压缩算法。运算结果与软件完成的完全一致，而且速度比用PenTIum3MHZCPU的PC机更快，而PCI线路板上基本时钟仅为8.33MHz。近年来由我协助指导的JPEG2000算法硬线逻辑的前端设计，在清华同行的努力下已完成FPGA验证并开始进入投片验证阶段。可见这种新的设计方法的潜力。
