首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > 数字电路的电平标准详细分析

数字电路的电平标准详细分析

  • 资源大小:1.06 MB
  • 上传时间:2022-01-03
  • 下载次数:0次
  • 浏览次数:38次
  • 资源积分:1积分
  • 标      签: 数字电路 eda CMOS

资 源 简 介

在通信系统中,各种协议和接口经常让刚接触不久的同学迷糊半天。不同领域涉及的通讯类型和应用设计又有一定的差异,因此有必要尽可能详细的做一下相关知识点的梳理和总结。关于电平标准的由来:在以高(1)和低(0)为格式的数字通信过程中必然要涉及到高和低对应的模拟电压值,而这个值的确定是有原因和历史的。具体而言就是和半导体器件的发展有关,例如TTL即Transistor-TransistorLogic(晶体管-晶体管逻辑集成电路),这是因为半导体器件中最先发明的是双极型晶体管。而后由于MOS,CMOS工艺的发展给电路的供电需求带来新的改变而导致输出数字电平标准的变化。一、TTL和CMOS电平介绍TTL电路只能在5V或以下工作,VCC=5V时。TTL输出:VOH》2.4V,VOL《0.4V。输入:VIH》2.0V,VIL《0.8V。CMOS电路的工作电压范围更宽,可达到12V,VCC=5V时。CMOS输出:VOH》4.99V,VOL《0.01V。输入:VIH》3.5V,VIL《1.5V。可以看出TTL电平的噪声容限为0.4V,CMOS的噪声容限为1.5V。TTL和CMOS门电路结构:如图TTL门结构,输出级采用推挽式输出结构,T4为射极跟随的形式,输出电阻小,带负载能力强。
VIP VIP