首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > FPGA静态时序分析的理论和参数说明

FPGA静态时序分析的理论和参数说明

  • 资源大小:0.95 MB
  • 上传时间:2022-01-02
  • 下载次数:0次
  • 浏览次数:23次
  • 资源积分:1积分
  • 标      签: 时序 寄存器 fpga

资 源 简 介

1.背景静态时序分析的前提就是设计者先提出要求,然后时序分析工具才会根据特定的时序模型进行分析,给出正确是时序报告。进行静态时序分析,主要目的就是为了提高系统工作主频以及增加系统的稳定性。对很多数字电路设计来说,提高工作频率非常重要,因为高工作频率意味着高处理能力。通过附加约束可以控制逻辑的综合、映射、布局和布线,以减小逻辑和布线延时,从而提高工作频率。2.理论分析2.1固定参数launchedge、latchedge、Tsu、Th、Tco概念2.1.1launchedge时序分析起点(launchedge):第一级寄存器数据变化的时钟边沿,也是静态时序分析的起点。2.1.2latchedge时序分析终点(latchedge):数据锁存的时钟边沿,也是静态时序分析的终点。2.1.3ClockSetupTIme(Tsu)建立时间(Tsu):是指在时钟沿到来之前数据从不稳定到稳定所需的时间,如果建立的时间不满足要求那么数据将不能在这个时钟上升沿被稳定的打入触发器。
VIP VIP