首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > 应用于片上系统中低功耗IP核设计的自适应门控时钟技术

应用于片上系统中低功耗IP核设计的自适应门控时钟技术

  • 资源大小:1.11 MB
  • 上传时间:2021-12-01
  • 下载次数:0次
  • 浏览次数:22次
  • 资源积分:1积分
  • 标      签: 门控时钟 IP核

资 源 简 介

摘要:门控时钟技术一直以来是降低芯片动态功耗的有效方法,文章结合片上系统(SOC)的结构特性和设计特点,分析已有的各种门控时钟技术的优缺点,指出这些缺点是SOC设计中严重障碍,随后抽象出IP核工作模型,提出了仅用非常简单的逻辑就可以方便应用于IP核的自适门控时钟技术,这种技术在不影响性能的前提下,可以根据IP核的应用状况自动开关时钟,不但可以降低动态功耗,还可以结合门控电源技术降低漏电功耗,对一款真实SOC中浮点IP核的改造实验表明,在不降低性能的前提下,可以平均降低62.2%的动态功耗,同时理论上平均降低70.9%的漏电功耗。 关键词:门控时钟;IP核;片上系统;低功耗设计
VIP VIP