首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > 如何使用嵌入式FPGA实现RS-CC的级联编码器设计

如何使用嵌入式FPGA实现RS-CC的级联编码器设计

  • 资源大小:0.39 MB
  • 上传时间:2021-11-29
  • 下载次数:0次
  • 浏览次数:30次
  • 资源积分:1积分
  • 标      签: 嵌入式设计 编码器 fpga

资 源 简 介

分析了802.16e无线通信系统,针对设计过程中经常出现的数据信息不同步问题,提出了一种基于RS(64,48.8)+cc(2,1,7)+交织的级联编码设计方案。该方案利用功能模块化的设计理念,达到了在不增加译码复杂度的情况下实现有效而可靠的通信.通过将各级编解码模块化,利用FPGA技术实现了整个级联纠错编译码系统.实验结果表明,模块化的FPGA嵌入式设计不仅提高了系统的稳定性,还大大缩短了开发周期.
VIP VIP