首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 电源技术 > 基于改进延迟锁相环的高速低抖动时钟电路的开发与设计

基于改进延迟锁相环的高速低抖动时钟电路的开发与设计

  • 资源大小:0.96 MB
  • 上传时间:2021-11-26
  • 下载次数:0次
  • 浏览次数:31次
  • 资源积分:1积分
  • 标      签: 时钟电路 锁相环

资 源 简 介

时钟产生抖动(jitter)会使发生抖动的时钟信号与未发生抖动的时钟信号在时域上存在偏差,从而使模数转换器的采样频率发生紊乱,最终导致模数转换器采样的不稳定性,使输出信号存在频谱毛刺,导致误码率上升,限制数据结构传输效率。随着输入时钟信号频率的不断增高,由时钟抖动而引起的噪声也逐渐从小频率下的可忽略噪声变换到在高频率下占主导地位而不可忽略,使信噪比(SNR)变小,降低了模数转换的精度。
VIP VIP