首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > FPGA设计中的时序管理问题

FPGA设计中的时序管理问题

  • 资源大小:224 KB
  • 上传时间:2021-11-25
  • 下载次数:0次
  • 浏览次数:30次
  • 资源积分:1积分
  • 标      签:

资 源 简 介

一、摘要 从简单SRAM接口到高速同步接口,TimingDesigner软件允许设计者在设计流程的初期就判断出潜在的时序问题,尽最大可能在第一时间解决时序问题。在设计过程的早期检测到时序问题,不仅节省时间,而且可以更容易的实施设计方案。美国EMA公司的设计自动化工具--TimingDesigner,允许创建交互式时序图来获取接口规范,分析组件接口时序的特点,在项目工程师团队中沟通设计要求。
VIP VIP