资 源 简 介
摘 要： 提出了一种 VC-1 硬件解码器的SOC/ASIC 设计方案，并在具体实现电路的基础上，重点讨论了软硬件协同设计方案及其验证策略的设计考虑。该设计方案已经通过基于FPGA 的系统级验证。结果证明，设计方案完全可行。关键词： VC-1；解码器；专用集成电路；系统级芯片；FPGA；验证
H.264 ，AVS，VC-1 并称为新一代视频压缩标准，是现今多媒体芯片争相支持的技术。在同等视频质量的情况下，其压缩率相当，大约是MPEG-4 的2 倍，MPEG-2 的4 倍[1]。H.264是ISO/IEC 和ITU 联合发布的国际标准，算法复杂度高，视频质量精细，但因其专利费过于高昂，从2003 年定为国际标准至今，一直未能得到广泛应用。AVS 视频－基准部分于2006年3 月成为正式的国家标准，采用中国自主研发的视频压缩技术，每台解码设备只象征性收取1 元人民币专利费，现在已经吸引国内外近200 家大中型企业、研究单位加入，预计在不久的将来会大有作为。VC-1 是SMPTE（美国电影电视工程师协会）于2006 年4 月颁布的行业标准，采用微软公司的WMV-9 视频编解码技术。在算法复杂度方面，VC-1 比H.264简单[2]，与AVS 相当。依托美国强大的电影电视行业以及微软公司的巨大影响力，VC-1 标准正得到越来越多的应用， HD-DVD 和Blue-ray DVD 也已经采用其作为视频编码标准之一。笔者设计的VC-1 解码器是便携式多媒体处理器SOC 的一分，该系统采用32bit RISC 处理器为核心，AMBA 总线结构，还包括SDRAM控制器，USB OTG，DMA 控制器，LCD 控制器以及一些外围电路如MP3 解码器UART，TIMER，GPIO 等。
