首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > FPGA的演变过程和内部结构的资源使用说明

FPGA的演变过程和内部结构的资源使用说明

  • 资源大小:1.71 MB
  • 上传时间:2021-11-20
  • 下载次数:0次
  • 浏览次数:63次
  • 资源积分:1积分
  • 标      签: RAM cpld fpga

资 源 简 介

历史上,可编程逻辑器件经历了从PROM(ProgrammableReadOnlyMemory)、PLA(ProgrammableLogicArray)、PAL(ProgrammableArrayLogic)、可重复编程的GAL(GenericArrayLogic),到采用大规模集成电路技术的EPLD,直至CPLD和FPGA的发展过程。可编程逻辑器件大致的演变过程如下:(1)20世纪70年代,熔丝编程的PROM和PLA器件是最早的可编程逻辑器件。(2)20世纪70年代末,对PLA进行了改进,AMD公司推出PAL器件。(3)20世纪80年代初,LatTIce公司发明电可擦写的、比PAL使用更灵活的GAL器件。(4)20世纪80年代中期,Xilinx公司提出现场可编程概念,同时生产出了世界上第一片FPGA器件。同一时期,Altera公司推出EPLD器件,较GAL器件有更高的集成度,可以用紫外线或电擦除。(5)20世纪80年代末,LatTIce公司又提出在系统可编程技术,并且推出了一系列具备在系统可编程能力的CPLD器件,将可编程逻辑器件的性能和应用技术推向了一个全新的高度。(6)进入20世纪90年代后,可编程逻辑集成电路技术进入飞速发展时期。器件的可用逻辑门数超过了百万门,并出现了内嵌复杂功能模块(如加法器、乘法器、RAM、CPU核、DSP核、PLL等)的SOPC(SystemOnaProgrammableChip)。一、CPLD的结构与工作原理基于乘积项的PLD结构(PRODUCT-TERM)。在流行的CPLD中,Altera的MAX7000S系列器件具有一定典型性,在这里以此为例介绍CPLD的结构和工作原理。MAX7000系列器件包含32~256个宏单元,其单个宏单元结构如图1。每16个宏单元组成一个逻辑阵列块(LAB)。每个宏单元含有一个可编程地“与”阵列和固定地“或”阵列,以及一个可配置寄存器,每个宏单元共享扩展乘积项和高速并联扩展乘积项,它们可向每个宏单元提供多达32个乘积项,以构成复杂地逻辑函数。
VIP VIP