首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > 高速转换器时钟分配器件的端接

高速转换器时钟分配器件的端接

  • 资源大小:522 KB
  • 上传时间:2021-11-14
  • 下载次数:0次
  • 浏览次数:37次
  • 资源积分:1积分
  • 标      签: 端接 高速转换器 时钟分配

资 源 简 介

使用时钟分配器件1或者扇出缓冲器为 ADC 和 DAC 提供时钟 时,需要考虑印刷电路板上的走线和输出端接,这是信号衰减 的两个主要来源。 时钟走线与信号摆幅 PCB 上的走线类似于低通滤波器,当时钟信号沿着走线传输 时,会造成时钟信号衰减,并且脉冲沿的失真随线长增加。更 高的时钟信号频率会导致衰减、失真和噪声增加,但不会增加 抖动,在低压摆率时抖动最大(图 1),一般使用高压摆率的 时钟沿。为了实现高质量的时钟,要使用高摆幅时钟信号和短 时钟 PCB 走线;由时钟驱动的器件应该尽可能靠近时钟分配 器件放置。
VIP VIP