首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > JEDEC JESD204A数据转换器接口技术分析

JEDEC JESD204A数据转换器接口技术分析

  • 资源大小:259 KB
  • 上传时间:2021-11-14
  • 下载次数:0次
  • 浏览次数:42次
  • 资源积分:1积分
  • 标      签: JEDEC JESD204A 数据转换器 接口

资 源 简 介

数据转换器通常需要很少的来控制/ 状态总线引脚来配置和监控 JEDEC JESD204A 接口的功能特性。控制和状态寄存器接口的详细信息被明确排除在 JEDEC 规范的范围之外。JESD204A 的物理层定义一个基于 SERDES 的单向点对点式差分串行协议,能够以312.5 Mbps 到 3.125 Gbps 的速率处理自带时钟的 8 位/10 位编码数据。对于位于同一块FR-4 印刷电路板上的发射器器件(ADC 或 FPGA/ASIC)和接收器器件(DAC 或FPGA/ASIC),如果物理层的实现符合 JESD204A 规范,则可以保证它们在不短于 20 厘米长的铜迹线上处理速度可达 3.125 Gbps 并且信号完整。
VIP VIP