首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > Verilog设计与验证

Verilog设计与验证

  • 资源大小:1444
  • 上传时间:2021-11-05
  • 下载次数:0次
  • 浏览次数:36次
  • 资源积分:1积分
  • 标      签: Verilog

资 源 简 介

Verilog设计与验证://以下是编译指令,定义时间单位和时间精度`TImescale 1ns / 100ps //以下是module名称, 端口列表module HelloVlog ( Clock, Reset_n, A_in, B_in, Sel_in, A_xor_out, B_xor_out ); //以下是输入和输出端口声明input Clock;input Reset_n;input [1:0] A_in;input [1:0] B_in;input Sel_in;output A_xor_out;output B_xor_out;
VIP VIP